Buonasera a tutti,
svolgendo l'esame del 30/6/15 non riesco a capire come mai viene inserito uno stallo tra lb $t1, ($a0) e sb $t1, ($a1) con la seguente motivazione: NOTA: sb $t1, ($a0) richiede 1 stallo perché posso fare forwarding dalla fase MEM di lb alla fase EXE di sb.
Io avevo capito che in caso di lw seguita da sw , quest'ultima poteva attendere fino alla fase di MEM, stessa cosa vale anche per lb e sb.
Sbaglio qualcosa?
Grazie a chi risponderà.